

Б. Демида, *Х. Гульовата, І. Цмоць

Національний університет "Львівська політехніка",
кафедра автоматизованих систем управління,

*Державний науково-дослідний інститут інформаційної інфраструктури

ОРГАНІЗАЦІЯ ОБМІНУ ДАНИХ В АВТОМАТИЗОВАНІЙ СИСТЕМІ УПРАВЛІННЯ ВИДОБУТКОМ І КОНТРОЛЕМ ЯКОСТІ МІНЕРАЛЬНИХ ВОД

© Демида Б., Гульовата Х., Цмоць І., 2008

Сформовано вимоги до організації обміну між компонентами автоматизованої системи управління, вибрано принципи та методи синтезу, розроблено пристрій швидкісного безконфліктного обміну з часовим розподілом ресурсів буферної пам'яті, який забезпечує простоту нарощування кількості зовнішніх пристроїв, адаптацію до інтенсивності надходження даних і швидкодії буферної пам'яті.

The requirements to data exchange between the components of automated management system are formed. The principles and methods of synthesis are chosen. The high-speed conflict-free data exchange device with time distribution of buffer memory resources is developed. This device ensures simplicity of external devices expandability and adaptation to intensity data entrance and buffer memory processing speed.

Вступ

За умов постійно зростаючого попиту на лікувальні та лікувально-столові мінеральні води постає задача щодо їх раціонального видобутку та контролю якості. Для розв'язання такої задачі пропонується застосовувати автоматизовану систему управління (АСУ) видобутком і контролем якості мінеральних вод, яка повинна контролювати видобуток та якість води [1]. АСУ видобутком і контролем якості мінеральних вод повинна будуватися як трирівнева ієрархічна система, до складу якої входять уніфіковані блоки керування контрольованих пунктів і центральний сервер, які з'єднуються між собою за допомогою каналів зв'язку [2, 3]. Застосування ієрархічного підходу для побудови АСУ видобутком і контролем якості мінеральних вод значно підвищує ефективність експлуатації обладнання свердловин, процес видобутку та контролю якості мінеральної води. Значною мірою ефективність самої АСУ визначається організацією обміну даних на кожному рівні між компонентами і між рівнями системи. Існують два способи організації обміну в АСУ – асинхронний і синхронний. При синхронному обміні передбачається синхронна робота всіх компонентів системи із здійсненням обміну в визначені моменти часу. Такий обмін характеризується високою швидкістю і складністю організації обміну з різними за швидкістю пристроями. Для обміну між різними за швидкістю пристроями переважно використовується асинхронний обмін, який здійснюється через нерегулярні проміжки часу з використанням для обміну механізмів переривань і прапорців. Порівняно зі синхронним обміном такий обмін є повільнішим і простішим в реалізації.

В АСУ значна частина пристроїв об'єднуються між собою за допомогою магістралі, яку одночасно для обміну може використовувати тільки один пристрій. У випадку, коли декільком пристроям одночасно необхідно виконати обмін, виникає конфлікт, розв'язання якого вимагає арбітражу, тобто додаткових апаратних і часових затрат.

Тому актуальною задачею є організація швидкісного обміну масивами даних між компонентами АСУ на основі безконфліктних методів обміну.

Постановка задачі та мета дослідження

Реалізувати безконфліктний обмін масивами даних дає змогу багатопортовий механізм, який зводить до мінімуму проблеми, пов'язані з обміном даних, синхронізацією роботи компонентів та системи загалом. Поява на ринку мікросхем пам'яті з великим обсягом та малим часом циклу запису і читання спонукала до розроблення на їх основі багатопортової пам'яті (БПП) [3]. Організація обміну на основі БПП використовує принцип часового розподілу ресурсів пам'яті між пристроями, що під'єднуються до неї. Безконфліктний паралелізм обміну між пристроями висуває свої вимоги до пристроїв обміну, які насамперед пов'язані з необхідністю забезпечення швидкісного паралельного доступу до множини даних і високої ефективності використання обладнання. Для забезпечення таких вимог архітектура пристрою обміну повинна адаптуватися до структури та інтенсивності надходження даних. Для синтезу пристрою обміну з високою ефективністю використання обладнання необхідно узгодити інтенсивність надходження даних з інтенсивністю доступу до пристрою обміну. Інтенсивності надходження даних визначаються так:

$$P_d = \sum_{i=1}^m n_{di} F_{di}, \quad (1)$$

де P_d – інтенсивність надходження даних; n_{di} – розрядність каналів надходження даних від i -го пристрою; F_{di} – частота надходження даних від i -го пристрою; m – кількість пристроїв, що під'єднуються до пристрою обміну.

Мета роботи полягає в розробленні методів і засобів швидкісного безконфліктного обміну з буферизацією даних між компонентами АСУ на основі часового розподілу ресурсів буферної пам'яті.

Розв'язання задачі

Формування вимог до організації обміну в АСУ. Для організації швидкісного безконфліктного обміну з буферизацією даних пристрій обміну повинен забезпечувати такі вимоги:

- узгодження інтенсивності надходження даних з інтенсивністю доступу до пристрою обміну;
- можливість зміни ширини та часу доступу до пристрою обміну;
- робота з різними за швидкодією зовнішніми пристроями і буферною пам'яттю;
- паралельне ввімкнення необхідної кількості зовнішніх пристроїв;
- виділення кожному зовнішньому пристрою періодичних фіксованих часових інтервалів доступу до буферної пам'яті.

Пропонується розроблення пристрою безконфліктного обміну з буферизацією даних здійснювати на базі інтегрованого підходу, який охоплює: безконфліктні методи обміну, методи синтезу, структури БПП та сучасну елементну базу.

У пристрої обміну забезпечення високої ефективності використання обладнання досягається шляхом узгодження інтенсивності надходження даних з інтенсивністю доступу до БПП:

$$P_{БПП} = \sum_{i=1}^m n_{БППi} F_{БППi}, \quad (2)$$

де $P_{БПП}$ – інтенсивність доступу до БПП; $n_{БППi}$ – розрядність i -го каналу надходження даних; $F_{БППi}$ – частота надходження даних в i -му каналі; m – кількість каналів доступу до БПП. Для реалізації такого узгодження використовуються методи і засоби послідовно-паралельного, паралельно-послідовного перетворень та їхні комбінації [3, 4]. При реалізації перетворень необхідно, щоб виконувалась умова:

$$P_d \leq P_{БПП}. \quad (3)$$

Інтенсивність доступу до БПП залежить як від ширини і частоти доступу, так і від розрядності запам'ятовуючого середовища. За допомогою послідовно-паралельного або паралельно-послідовного перетворення можна змінювати ширину доступу та частоту звертання до пам'яті. Реалізація таких перетворень ґрунтується на виконанні умови:

$$m_{Bx} n_{Bx} F_{Bx} = m_{Bux} n_{Bux} F_{Bux}, \quad (4)$$

де m_{Bx} – кількість каналів на вході перетворювача, n_{Bx} – розрядність даних на вході перетворювача, F_{Bx} – частота надходження даних на вхід перетворювача, m_{Bux} – кількість каналів на виході перетворювача,

n_{Bux} – розрядність даних на виході перетворювача, F_{Bux} – частота даних на виході перетворювача. Кожне перетворення характеризується коефіцієнтом, який визначається наступним чином:

$$\beta = \frac{m_{Bx} n_{Bx}}{m_{Bux} n_{Bux}}. \quad (5)$$

Коефіцієнт перетворення β може змінюватися у таких межах:

$$\frac{1}{m_{Bux} n_{Bux}} \leq \beta \leq m_{Bx} n_{Bx}. \quad (6)$$

З виразу (1) видно, що коефіцієнт перетворення β дозволяє змінювати в широкому діапазоні параметри доступу до БПП. Значення коефіцієнта β визначає вид перетворення: $\beta < 1$ (паралельно-послідовне), $\beta > 1$ (послідовно-паралельне).

Методи синтезу пристрою обміну. Основною метою синтезу пристрою обміну є отримання орієнтованої на НВІС-реалізації структури, яка має високу ефективність використання обладнання та забезпечує доступ до пристрою обміну з високою інтенсивністю надходження даних [5–8]. Вихідною інформацією для синтезу пристрою обміну є:

- кількість пристроїв, між якими здійснюється обмін;
- величина масивів даних;
- розрядність даних;
- максимальна частота звертання до буферної пам'яті;
- максимальна частота обміну для кожного пристрою.

Інтенсивність надходження даних, час періоду (циклу) доступу до запам'ятовуючого середовища визначають методи проектування пристрою швидкісного безконфліктного обміну з буферизацією даних [2]. Для проектування пристрою швидкісного безконфліктного обміну з буферизацією даних використаємо метод часового розподілу ресурсів одновимірної буферної пам'яті. Цей метод вимагає для своєї реалізації менших апаратних затрат порівняно з іншими. Реалізацію методу часового розподілу ресурсів буферної пам'яті доцільно використовувати у випадку виконання умови:

$$T_{min} \geq m_{III} t_u, \quad (7)$$

де T_{min} – найменший з періодів звертання пристроїв до буферної пам'яті; t_u – цикл доступу до буферної пам'яті; m_{III} – ширина доступу до буферної пам'яті. Виконання умови (7) дає змогу синтезувати пристрій обміну з інтенсивністю доступу, яка забезпечує роботу у реальному часі.

Синтезовану структуру пристрою обміну пропонується оцінювати за інтегральним параметром ефективності використання обладнання [5,8], який визначається так:

$$E_{ПО} = \frac{Q}{W_{III} \times P_{ПО}}, \quad (8)$$

де W_{III} – затрати обладнання на реалізацію пристрою обміну; Q – ємність буферної пам'яті; $P_{ПО}$ – інтенсивність доступу до пристрою обміну. Такий інтегральний параметр пов'язує між собою ємність, інтенсивність доступу і витрати обладнання на реалізацію пристрою обміну та дає оцінку вкладу кожного елемента (вентиля) схеми у зберігання інформації та забезпечення інтенсивності доступу пам'яті.

Структура пристрою обміну. В АСУ структура пристрою обміну з буферизацією даних повинна бути орієнтована на НВІС-реалізацію та забезпечувати доступ з інтенсивністю, що дорівнює або є більшою за інтенсивність надходження даних. Інтенсивність доступу до пристрою обміну з часовим розподілом ресурсів залежить як від часу доступу до буферної пам'яті, так і від часу надходження сигналів управління, адреси та даних на магістраль буферної пам'яті. Сьогодні найперспективнішою елементною базою для побудови одновимірного запам'ятовуючого середовища є мікросхеми оперативного запам'ятовуючого пристрою (ОЗП) з малим часом циклу доступу t_u та великою ємністю Q . Забезпечити малий час формування сигналів управління, генерації адреси та надходження даних на входи ОЗП можна шляхом апаратної реалізації даних функцій у вигляді контролера обміну (КО), структура якого повинна бути орієнтована на НВІС-реалізацію [8]. Для

забезпечення високої інтенсивності доступу до пристрою обміну необхідно, щоб кількість КО дорівнювала ширині доступу (кількості зовнішніх пристроїв).

Швидкісний безконфліктний пристрій обміну з буферизацією даних будується на базі одновимірної буферної пам'яті та КО, з допомогою яких здійснює часовий розподіл ресурсів буферної пам'яті. Структура пристрою обміну з буферизацією даних з часовим розподілом ресурсів буферної пам'яті наведена на рисунку, де ЗП – зовнішній пристрій; ПК – пристрій керування [3].



Структура пристрою обміну з буферизацією даних

Основним елементом такого пристрою обміну є одновимірна буферна пам'ять, яка реалізується на базі мікросхем ОЗП. При такій організації пристрою обміну зв'язок між зовнішніми пристроями та буферною пам'яттю здійснюється через КО. У більшості випадків для доступу до магістралі одновимірної буферної пам'яті використовується алгоритм фіксованих часових інтервалів [2,3]. Згідно з цим алгоритмом кожному i -му пристроєві циклічно з заданим періодом T_i надається фіксований часовий інтервал доступу до запам'ятовуючого середовища. Цей часовий інтервал визначається часом циклу доступу t_u до буферної пам'яті. Реалізація такого доступу до магістралі буферної пам'яті здійснюється КО, які є однотипними та забезпечують такі можливості:

- роботу з різними за швидкістю зовнішніми пристроями та буферною пам'яттю;
- паралельного включення необхідної кількості КО;
- виділення кожному КО періодичних фіксованих часових інтервалів доступу до буферної пам'яті.

Однією із основних задач ПК є синхронізація доступу до магістралі буферної пам'яті асинхронно працюючих зовнішніх пристроїв та формування необхідної неперервної послідовності тактових імпульсів.

Організація пристрою обміну на базі керованих КО дає змогу ефективно розділити час доступу між різними за швидкістю зовнішніми пристроями. При обміні з різними за швидкістю зовнішніми пристроями інтенсивність доступу до пристрою обміну визначається так:

$$P_{ПО} = m_n n_n F_n + m_u n_u F_u, \quad (9)$$

де F_n і F_u – частота доступу до пристрою обміну відповідно повільних і швидких пристроїв; m_n і m_u – ширина доступу до пристрою обміну (кількість входів-виходів) відповідно повільних і швидких пристроїв; n_n і n_u – розрядність слів, якими обмінюються відповідно повільні і швидкі пристрої.

Частота доступу повільних F_n і швидких $F_{ш}$ зовнішніх пристроїв до пристрою обміну визначається за такими формулами:

$$F_{ш} = \frac{1}{(m_{ш} + 1) \times t_{ц}}; \quad (10)$$

$$F_n = \frac{1}{m_n(m_{ш} + 1) \times t_{ц}}. \quad (11)$$

З формул (3) і (4) зрозуміло, що основними шляхами підвищення частот доступу до пристрою обміну є зменшення часу циклу доступу $t_{ц}$ до буферної пам'яті та ширини доступу швидких пристроїв. Ширину доступу до пристрою обміну можна зменшувати за рахунок послідовно-паралельного перетворення, яке вимагає збільшення розрядності буферної пам'яті.

Висновки

1. Розроблений пристрій обміну з часовим розподілом ресурсів буферної одновимірної пам'яті забезпечує: швидкісний безконфліктний обмін, простоту нарахування кількості зовнішніх пристроїв, адаптацію до інтенсивності надходження даних і швидкодію буферної пам'яті.

2. Вибір і оцінку розробленого пристрою обміну пропонується здійснюється за інтегральним параметром – ефективністю використання обладнання, який зв'язує між собою ємність, інтенсивність доступу і витрати обладнання та дає оцінку вкладу кожного елемента (вентилі) схеми у зберігання інформації та забезпечення інтенсивності доступу пам'яті

3. Адаптація розробленого пристрою обміну до інтенсивності надходження даних і швидкодії буферної пам'яті дозволяє зменшити апаратні затрати, підвищити швидкодію та ефективність використання обладнання.

1. Гульовата Х.Г., Цмоць І.Г., Войчишин К.С. Інформаційна технологія контролю та дослідження характеристик мінеральних вод // Вісник Нац. Ун-ту „Львівська політехніка” „Комп'ютерні науки та інформаційні технології”. – 2007. – № 598. – С.126–132. 2. Цмоць І.Г., Бондарук А.Б. Методи синтезу паралельної пам'яті спеціалізованих комп'ютерних систем реального часу // “Інформаційні технології і системи”. – Т. 7. – № 2. – Львів 2004. – С.113–118. 3. Цмоць І.Г., Демида Б.А. Синтез паралельної пам'яті для систем керування та цифрової обробки сигналів // Вісник ДУ “Львівська політехніка”: “Комп'ютерна інженерія та інформаційні технології”. – 1999. – №370. – С.9–18. 4. Цмоць І.Г., Батюк А.Є., Демида Б.А., Рашкевич Ю.М., Пасека М.С. // Особливості організації та базові структури пам'яті систем цифрової обробки сигналів // Збірник наук. праць “Комп'ютерні технології друкарства”. – Львів, 1998. – С.90–92. 5. Цмоць І.Г., Рашкевич Ю.М., Демида Б.А., Ревич М.Р., Кашем А.М. Паралельна пам'ять систем управління та цифрової обробки і оцінка її основних характеристик // Вестник Харьковского государственного политехнического университета “Системный анализ, управление и информационные технологии”. – Вып. 97. – Харьков, 2000. – С.79–84. 6. Цмоць І.Г., Демида Б.А. Структурна організація багатопортової пам'яті на базі ВІС пам'яті з довільним доступом для мультипроцесорних систем цифрової обробки сигналів // Вісник Держ. у-ту “Львівська політехніка”. – 1997. – № 322. – С.160–166. 7. Цмоць І.Г., Ваврук Є.А., Демида Б.А. Аналіз методів управління доступом до паралельної пам'яті // Вісник Держ. ун-ту “Львівська політехніка”. – 2000. – № 392. – С.27–31. 8. Грушицкий Р.И., Мурсаев А.Х., Угрюмов Е.П. Проектирование систем на микросхемах программируемой логики. – СПб.: БХВ-Петербург, 2002. – 608 с.